SytemVerilog

开始学习《SytemVerilog验证测试平台编写指南》

我使用ModelSim的Starter版学习, 在这一段代码上报错: module TestArray; int j = 1, q2[$] = {3,4}, q[$]={0,2,5}; initial begin //q.insert(1, j); //q.insert(3,q2); q.delet ......
SytemVerilog 指南 平台
共1篇  :1/1页 首页上一页1下一页尾页