SV Interface and Program 2

发布时间 2023-12-07 23:50:14作者: Icer_Newer

Clocking:激励的时许




  • 对于testbench,input(DUT输入)要延迟进行采样,就是在时钟上升沿之前1个时间单位采样
  • output(输入给DUT) - 没有延时时间
  • input向时钟上升沿之前多少时间单位进行采样,output向时钟上升沿之后多少个时间输出