高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构转换成低抽象级语言描述的电路模型的过程。也是当前ASIC或FPGA设计最为普遍使用的电路建模和描述方法。
高层级综合(high-level-synthesis，HLS)编译
发布时间 2023-08-18 22:13:58作者: 暴力都不会的蒟蒻
高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构转换成低抽象级语言描述的电路模型的过程。也是当前ASIC或FPGA设计最为普遍使用的电路建模和描述方法。